& FPODOC / FPΩ

PN - JP7073800 A 19950317

PD - 1995-03-17

PR - JP19930299106 19931105; JP19930177562 19930625

OPD - 1993-06-25

TI - FIELD EMISSION TYPE CATHODE ELEMENT

IN - ITO SHIGEO; OTSU KAZUYOSHI; WATANABE TERUO

PA - FUTABA DENSHI KOGYO KK

IC - H01J1/30; H01J31/15

OFAL/JEO

PN - JP7073800 A 19950317

PD - 1995-03-17

AP - JP19930299106 19931105

IN - ITO SHIGEO; others:02

PA - FUTABA CORP

TI - FIELD EMISSION TYPE CATHODE ELEMENT

AB - PURPOSE:To provide a FEC element, which is provided with a local resistance between an emitter and a cathode, without enlarging a stage difference of the surface of the FEC element.

- CONSTITUTION: In a FEC element, a first insulating laye8 made of amorphous silicon having a high resistance value, which is doped with impure material, is formed on a substrate1. The only part formed with an emitter7 in this first insulating layer 3 is annealed by laser to reduce the resistance of the first insulating layer 3 locally. A resistance area 4 can be thereby formed at the only part formed with the emitter 7 without patterning the first insulating layer 3 to be formed with the resistance area 4. A stage difference of the surface of the FEC element is therefor restricted at a little difference corresponding to the thickness of a cathode line 2.
- I H01J1/30 ;H01J31/15

none

none

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[Industrial Application] this invention is applied to especially the cathode of display about the field emission cathode element known as cold cathode, and is suitable.

[Description of the Prior Art] They are the impression electric field on a metal or the front face of a semiconductor 109 If it is made the [V/m] grade, by the tunnel effect, an electron will pass an obstruction and electron emission will be performed into a vacuum also in ordinary temperature. This is called field emission (Field Emission) and the cathode which emits an electron by such principle is called field emission cathode (Field Emission Cathode). It is possible to create the field discharge type field emission cathode element which consists of a field emission cathode of micron size in recent years, making full use of semiconductor ultra-fine processing technology, and the field emission cathode element is going to be used for fluorescence display, CRT, an electron microscope,

or electron beam equipment.

[0003] The perspective diagram of the field emission cathode (it is hereafter described as FEC) element called the emitter which is the example, and Spindt (Spindt) type which has a resistive layer between cathodes at drawing 11 is shown. In this drawing, the cathode 72 is formed on the substrate 71 and the resistive layer 73 is formed on the cathode 72. And the cone-like emitter 76 is formed on this resistive layer 73. Furthermore, the gate 75 is formed through the insulating layer 74 on the cathode 72, and the amount of [of the emitter 76 of the shape of a cone established into round opening of the gate 75] point has faced from opening which was able to be opened in the gate. [0004] The pitch between this emitter 76 can be made into 10 microns or less, and can form such an emitter for tens of thousands or several 100,000 pieces on one substrate 71. In this FEC element, since distance between gate cathodes can be made submicron, it can be small between gate cathodes, or an electron can be emitted from an emitter 76 by impressing the voltage VGE of several 10 volts. Thus, the electron emitted from the emitter 76 is isolated on the gate 75, and is the right voltage VA. A uptake can be carried out with the impressed anode 77. Moreover, if the fluorescent substance is prepared in the anode 77, the display using the FEC element can be constituted.

[0005] By the way, the reason for forming a resistive layer 73 in the bottom of an emitter 76 is as follows. Since tens of thousands of emitters are formed on one substrate while distance of the nose of cam of a cone-like emitter and the gate is made into a very short distance of submicron one in general FEC, in the process of manufacture, an emitter and the gate may connect too hastily by dust etc. Thus, when at least one of the gate and the emitters is short-circuited, in order to mean that a cathode and the gate had connected too hastily, voltage was no longer impressed to no emitters, and

it had become the FEC element which cannot be operated.

[0006] Moreover, at the time of operation in early stages of FEC, local degasifying arose, between an emitter, the gate, or the anode might cause electric discharge by this gas, for this reason, the high current flowed to the cathode, and the cathode might be destroyed. Furthermore, since it concentrated from the emitter which an electron tends to emit among many emitters and an electron was easy to be emitted, current may concentrate on the emitter and the unusually bright spot might occur on the screen. In order to prevent the fault on these operation, it is made to form a resistive layer 73 between the above-mentioned gate and an emitter conventionally.

[0007] That is, since the current of a cathode 72 is suppressed by the resistive layer 73 as shown in drawing 11, a cathode 72 is not destroyed. Moreover, since the voltage drop of the resistive layer 73 prepared in the emitter becomes large when current concentrates on a certain emitter, the emitter potential rises and the voltage between the gate cathode comes to descend. Therefore, an emitter current can fall and concentration of an emitter current can be prevented now. Therefore, by forming a resistive layer 73, the yield on manufacture of a FEC element can improve, or make it carry out, and it can be sufficient and stable operation can be carried out now.

[0010] Furthermore, the vacuum evaporation of the insulating layer 84 is carried out on the upper shell substrate 81 of a resistive layer 83, and the vacuum evaporation of the gate line 85 is carried out on it. And it is made to form this emitter 86 on a resistive layer 83 by forming an emitter 86 in opening prepared in the gate line 85 and the insulating layer 84. The above-mentioned gate line 85 is also formed in the shape of a stripe, and it enables it to scan the array by two or more emitters 86 which correspond to each pixel with the cathode line 82 and the gate line 85.

[0011] In addition, generally diacid-ized silicon (SiO2) is used and, as for the insulating layer 84, SnO2, In 2O3, Fe 2O3, ZnO, the amorphous silicon, etc. are used as a material of a resistive layer 83. Furthermore, as a conductor material of a cathode and the gate, it is common that Ti, Cr, Nb, Mo, W, etc. use Mo as a material of an emitter.

[0012] The example of the display using the FEC element shown in drawing 12 is shown in drawing 13. In this drawing, a resistive layer 83 is formed the cathode line 82 and on it on the substrates 81, such as glass, and the gate line 85 is formed so that it may intersect perpendicularly with this cathode line 82. Moreover, the array which becomes the portion which the gate line 85 and the cathode line 82 intersect from two or more emitters 86 is formed. The array of this emitter 86 corresponds to the pixel. In addition, although the insulating layer 84 is not illustrated in this drawing, it is formed so that it may insulate with the gate line 85 on a resistive layer 83. Moreover, the cathode drive circuit where 91 drives two or more cathode lines 82 one by one, the gate drive circuit where 92 drives two or more gate lines, and 93 are drive circuits which drive the anode 87 with which the fluorescent substance was prepared.

[0013] In the display shown in drawing 13, if one of the cathode line 82 is driving by the cathode drive circuit 91 and image data is impressed to the gate line 85 at this time, the picture on one cathode line controlled by this image data will be displayed on an anode 87. Therefore, if it is made to impress image data to the gate line 85 one by one while driving the cathode line 82 one by one, a picture can be displayed on an anode 87.

[Problem(s) to be Solved by the Invention] By the way, since between cathodes will be connected by the resistive layer even if it separates a cathode in the FEC element shown in drawing 11 and prepares two or more, the cross talk between cathodes arises. Although it is necessary to perform patterning of a resistive layer for preventing this cross talk, if it is a FEC element as performed patterning of a resistive layer and shown in drawing 12, since the level difference of the thickness which added the cathode line 82 and the resistive layer 83 will arise on the front face, the level difference of the front face of a FEC element will become big. Then, when operating a FEC element by the high voltage, there was a trouble which says that a possibility that dielectric breakdown may happen in the edge section of this level difference, and a FEC element may be destroyed arises.

Then, this invention aims at offering the FEC element of the same operation as having performed

patterning of a resistive layer, without enlarging the level difference of the front face of a FEC element.

[0015]

[Means for Solving the Problem] In order to attain the above-mentioned purpose, it is made to perform low resistance-ization of an insulating layer by annealing with laser only the portion in which the IEC element of this invention changes and forms in a resistive layer the insulating layer of the amorphous silicon which has the high resistance which doped the impurity, and an emitter is formed among this insulating layer locally.

[Function] Since a resistive layer can be formed only in the portion in which an emitter is formed according to this invention, without carrying out patterning of the insulating layer which forms a resistive layer, the level difference of the front face of FEC can be made only into few [the thickness of a cathode line] level differences. Furthermore, the resistance of a resistive layer is correctly controllable by the grade of annealing to arbitrary resistance.

[Example] The cross section of the field emission cathode element of the 1st example of this invention is shown in drawing 1. In this drawing, the 1st insulating layer 3 is formed on the substrate 1 in which the stripe-like cathode line 2 was formed by vacuum evaporation on the substrates 1, such as glass, and this cathode line 2 was formed. This 1st insulating layer 3 consists of a film of an amorphous silicon or contest polysilicon with which the impurity was doped, and the portion of the 1st insulating layer 3 formed on the cathode line 2 is formed into low resistance by annealing, and forms the resistance field 4 so that it may mention later.

[0018] Furthermore, the 2nd insulating layer 5 and the gate line 6 are formed on this 1st insulating layer 3, and the cone-like emitter 7 is formed, respectively in opening of a large number created by the 2nd insulating layer 5 and the gate line 6. In addition, since the above-mentioned opening is prepared only on the resistance field 4, an emitter 7 is also formed only on the resistance field 4. According to this field emission cathode element, the resistance field 4 can be formed, without carrying out patterning of the 1st insulating layer 3 so that it may mention later since it considers as the resistance field 4 where only the portion on the cathode line 2 of the 1st insulating layer 3 is local. For this reason, the level difference of the front face of a field emission cathode element can be mostly thickened [of the cathode line 2] so that it may illustrate.

[0019] The plan of the field emission cathode element shown in drawing 1 is shown in drawing 2. In this drawing, the gate line 6 shown as the cathode line 2 shown by the dotted line and a solid line is formed in the shape of a matrix, and the array which consists of two or more emitters 7 is formed in the intersection of a matrix. This cathode line 2 and the gate line 6 are driven, respectively by a cathode drive circuit and a gate drive circuit which were explained by above-mentioned drawing 13.

[0020] Next, a means to anneal and form only the portion on the cathode line 2 of the 1st insulating layer 3 into low resistance is shown in drawing 3. In this drawing, the stripe-like cathode line 2 is formed on a substrate 1, and the 1st insulating layer 3 which doped the impurity from on the further is formed. In this state, the photo mask 8 illustrated on the 1st insulating layer 3 is put, and it irradiates, the upper shell, for example, the laser, of a photo mask 8. Then, the laser which passed the photo mask 8 is irradiated by only the 1st insulating layer 3 on the cathode line 2 of the 1st insulating layer 3, and the temperature of this portion rises in an instant. For this reason, it anneals the portion of the 1st insulating layer 3 by which laser was irradiated, and the resistance of the portion which it annealed falls.

[0021] Therefore, as shown in drawing 1, let only the portion on the cathode line 2 of the 1st insulating layer 3 be the resistance field 4. In addition, as laser, it is suitable to use a XeCl excimer laser (wavelength of lambda= 308nm). The irradiation time of the laser at this time is about 0.1 seconds. Moreover, it may change into laser and you may anneal using a lamp. Furthermore, what is necessary is for the film of the amorphous silicon formed of reduced pressure CVD, the plasma CVD method, the spatter vacuum deposition, the electron-beam-evaporation method, and the resistance heating vacuum deposition or contest polysilicon just to constitute the 1st insulating layer 3. In this case, since the resistance of the amorphous silicon film formed by the spatter vacuum deposition or

plasma CVD method currently generally used is about 107-1012-ohmem, it can use the amorphous silicon film with this high resistance as an insulating layer.

[0022] And as a material of the impurity doped to such an insulating layer, P, Bi, Ga, In, Tl, etc. can be used, and if the insulating layer by which such an impurity was doped is annealed with laser, it can consider as the film of the amorphous silicon formed into low resistance, or contest polysilicon. In this case, it is the resistance of an insulating layer by laser radiation conditions 101-106 It can adjust to the arbitrary resistance of omegaem. For this reason, it can be used as resistance which has the resistance of a request of the portion of the insulating layer which it annealed.

[0023] Moreover, refractory materials, such as Nb, Ta, W, etc. from which the quality of the material does not change even if laser is irradiated and it becomes an elevated temperature as a material of the cathode line 2, are used. In addition, generally as the 2nd insulating layer 5, it is SiO2. Although formed of carrying out a spatter etc., if the 2nd insulating layer 5 is formed by the material of translucencies, such as SiO and SiN, laser can also be irradiated after formation of the 2nd insulating layer 5.

[0024] Next, the example of the 2nd field emission cathode element of this invention is shown in drawing 4. In this drawing, the 1st insulating layer 3 is formed on the substrate 1 in which the stripe-like cathode line 2 was formed by vacuum evaporation on the substrate 1 of translucencies, such as glass, and this cathode line 2 was formed. This 1st insulating layer 3 consists of a film of an amorphous silicon or contest polysilicon with which the impurity was doped, and the portion of the 1st insulating layer formed in addition to on the cathode line 2 is formed into low resistance by annealing, and forms the resistance field 4 so that it may mention later.

[0025] Furthermore, the 2nd insulating layer 5 and the gate line 6 are formed on this 1st insulating layer 3, and the cone-like emitter 7 is formed, respectively in opening of a large number created by the 2nd insulating layer 5 and the gate line 6. In addition, since the above-mentioned opening is prepared only in the resistance field 4, an emitter 7 is also formed only on the resistance field 4. According to this field emission cathode element, the local resistance field 4 can be formed, without carrying out patterning of the 1st insulating layer 3 so that it may mention later since only the portion between the cathode lines 2 of the 1st insulating layer 3 is made into the resistance field 4. For this reason, the level difference of the front face of a field emission cathode element can be mostly thickened [of the cathode line 2] so that it may illustrate.

[0026] The plan of the field emission cathode element shown in drawing 4 is shown in drawing 5. In this drawing, the gate line 6 shown as the cathode line 2 shown by the dotted line and a solid line is formed in the shape of a matrix, and the array which consists of two or more emitters 7 is formed in the intersection of a matrix. This cathode line 2 and the gate line 6 are driven, respectively by a cathode drive circuit and a gate drive circuit which were explained by above-mentioned drawing 13.

[0027] Next, a means to anneal and form only the portion between the cathode lines 2 of the 1st insulating layer 3 into low resistance is shown in drawing 6. In this drawing, the stripe-like cathode line 2 is formed on a substrate 1, and the 1st insulating layer 3 which doped the impurity from on the further is formed. In this state, laser is irradiated by making the cathode line 2 into a photo mask at the 1st insulating layer 3 of a lower shell of a substrate 1. Then, the laser which passed the portion between the cathode lines 2 is irradiated by the 1st insulating layer 3, and the temperature of the irradiated portion rises in an instant. Here, as separation between the cathode lines 2 forms a stripelike mask layer in a required portion beforehand, it takes the insulation between cathode lines into it. [0028] For this reason, it anneals the portion of the 1st insulating layer 3 by which laser was irradiated, and the resistance of the portion of the insulating layer 3 which it annealed falls. Therefore, as shown in drawing 4, let only the portion of the 1st insulating layer 3 other than on the cathode line 2 be the resistance field 4. In addition, it is suitable for laser to use a XeCl excimer laser (wavelength of lambda= 308nm). The irradiation time of the laser at this time is about 0.1 seconds. moreover, it may be alike, it may change into laser and you may anneal using a lamp Furthermore, the 1st insulating layer 3 is constituted by the film of the amorphous silicon formed of reduced pressure CVD, the plasma CVD method, the spatter vacuum deposition, the electron-beamevaporation method, and the resistance heating vacuum deposition, or contest polysilicon. [0029] By the way, the resistance of the film of the amorphous silicon formed with the means of the

spatter vacuum deposition generally used or a plasma CVD method is about 107-1012-ohmem, and since resistance is high, this film can be used as an insulating layer. And as a material of the impurity doped to such an insulating layer, P, Bi, Ga, In, Tl, etc. can be used, and if the insulating layer by which the impurity was doped is annealed with laser, although it will be based on laser radiation conditions, the resistance of an insulating layer can be adjusted to the resistance of 101-106-ohmem. For this reason, it can be used as resistance which has the resistance of a request of the portion of the insulating layer which it annealed.

[0030] Moreover, refractory materials, such as Nb, Ta, W, etc. from which the quality of the material does not change even if laser is irradiated and it becomes an elevated temperature as a material of the cathode line 2, are used. By the way, in the field emission cathode element shown in drawing 6, since between the cathode lines 2 was used as resistance, distance of the resistance field 4 from the cathode line 2 to an emitter 7 can be lengthened. For this reason, while being able to obtain big resistance easily, adjustment of resistance can also be performed easily.

[0031] The cross section of the field emission cathode element of the 3rd example of this invention is shown in drawing 7. In this drawing, it is the form which encloses the portion by which the cone-like emitter 7 is formed on the substrate 1 of translucencies, such as glass, for example, the stripe-like cathode line 2 which formed the rectangular hole 9 is formed by vacuum evaporationo and patterning, and the 1st insulating layer 3 which performed separation between the cathode lines 2 in the upper part of this cathode line 2 is formed. This 1st insulating layer 3 consists of a film of an amorphous silicon or contest polysilicon with which the impurity was doped, and the portion of the 1st insulating layer 3 formed in the hole 9 of the cathode line 2 is formed into low resistance by annealing, and forms the resistance field 4 so that it may mention later.

[0032] Furthermore, the 2nd insulating layer 5 and the gate line 6 are formed on this 1st insulating layer 3, and the cone-like emitter 7 is formed, respectively in opening of a large number created by the 2nd insulating layer 5 and the gate line 6. In addition, since the above-mentioned opening is prepared only on the resistance field 4, an emitter 7 is also formed only on the resistance field 4. The local resistance field 4 can be formed without carrying out patterning of the 1st insulating layer 3 with high definition so that it may mention later since it considers as the resistance field 4 where only the portion located in the hole 9 which adjoins the cathode line 2 of the 1st insulating layer 3 is local according to this field emission cathode element. Moreover, the level difference of the front face of a field emission cathode element can be mostly thickened [of the cathode line 2] so that it may illustrate.

[0033] The composition of the cathode line 2 of the shape of a stripe of the field emission cathode element shown in drawing 7 is shown in drawing 8. Although the gate line 6 shown with the cathode line 2 and an alternate long and short dash line is formed in the shape of a matrix as shown in this drawing, in the portion which the cathode line 2 and the gate line 6 intersect, two or more holes 9 are formed in the cathode line 2 of patterning. It considers as the rectangle-like configuration so that it may illustrate, and since this cathode line 2 is formed in the substrate 1 of a translucency of direct vacuum evaporationo etc., this hole 9 will come to be irradiated upwards through the hole 9 with which this light was formed in the cathode line 2, if the lower shell light of a substrate 1 is irradiated. That is, a hole 9 acts as a translucent part.

[0034] Next, the plan of the field emission cathode element shown in drawing 9 at drawing 7 is shown. In this drawing, the gate line 6 shown as the cathode line 2 shown by the dotted line and a solid line is formed in the shape of a matrix as aforementioned, and the array which consists of two or more emitters 7 is formed on the resistance field 4 of the intersection of a matrix. This cathode line 2 and the gate line 6 are driven, respectively by a cathode drive circuit and a gate drive circuit which were explained by aforementioned drawing 13.

[0035] Next, a means to anneal and form into low resistance only the portion of the 1st insulating layer 3 located in the hole 9 formed in the cathode line 2 is shown in drawing 10. In this drawing, the stripe-like cathode line 2 is formed on a substrate 1, and two or more holes 9 are formed in the cathode line 2 by performing patterning. Furthermore, the 1st insulating layer 3 which doped the impurity from on the is formed. In this state, laser is irradiated by making the cathode line 2 into a photo mask at the 1st insulating layer 3 of a lower shell of a substrate 1, then, the laser which passed the hole 9 formed in the cathode line 2 — the above — the 1st insulating layer 3 located in a hole 9

itradiates, and the temperature of the irradiated portion rises in an instant For this reason, it anneals the portion of the 1st insulating layer 3 of the above by which laser was irradiated, and the resistance of the portion which it annealed falls. In addition, what is necessary is to form the 1st insulating layer 3 in a portion [need / to be dissociated / between the cathode lines-2] in the shape of a stripe beforehand so that it may illustrate, and just to take the insulation between the cathode lines 2 into it in this case.

[0036] Therefore, as shown in drawing 7, let only the portion located in the hole 9 formed in the cathode line 2 of the 1st insulating layer 3 be the resistance field 4. In addition, as laser, it is suitable to use a XeCl excimer laser (wavelength of lambda= 308nm). The irradiation time of the laser at this time is about 0.1 seconds. Moreover, it may change into laser and you may anneal using a lamp. Furthermore, the 1st insulating layer 3 is constituted by the film of the amorphous silicon formed of reduced pressure CVD, the plasma CVD method, the spatter vacuum deposition, the electron-beam-evaporation method, and the resistance heating vacuum deposition, or contest polysilicon. By the way, the resistance of the amorphous silicon film formed by the spatter vacuum deposition or plasma CVD method generally used is about 107-1012-ohmem, and since resistance is high, this film can be used as an insulating layer.

[0037] And as a material of the impurity doped to such an insulating layer, P, Bi, Ga, In, Tl, etc. can be used, and if the insulating layer by which the impurity was doped is annealed with laser, although it will be based on laser radiation conditions, the resistance of an insulating layer can be adjusted to the arbitrary resistance of 101-106-ohmem. For this reason, it can be used as resistance which has the resistance of a request of the portion of the insulating layer which it annealed. Moreover, refractory materials, such as Nb. Ta, W, etc. from which the quality of the material does not change even if laser is irradiated and it becomes an elevated temperature as a material of the cathode line 2, are used.

[0038] By the way, in the field emission cathode element shown in drawing 7, the 1st insulating layer 3 in the hole 9 formed in the cathode line 2 can be written as the resistance field 4, and distance of the resistance field 4 from the frame section of a hole 9 to an emitter 7 can be lengthened. For this reason, while being able to obtain big resistance easily, adjustment of resistance can also be performed easily. Moreover, the resistance field 4 can also be formed for every pars basilaris ossis accipitalis of each emitter 7 by carrying out alignment of the cathode line 2 and the gate line 6 precisely.

[0039] In addition, in the field emission cathode element of the 3rd example of the above, you may anneal and form into low resistance only the portion of the 1st insulating layer 3 located in the hole 9 formed in the cathode line 2 as follows. First, after forming two or more holes 9 in the stripe-like cathode line 2, the 1st insulating layer 3 is formed all over the upper [of a substrate 1]. In this state, on the 1st insulating layer 3, as shown in drawing 3, a photo mask is put, and it irradiates, the upper shell, for example, the laser, of a photo mask. Then, the laser which passed the photo mask is irradiated by only the portion located in the hole 9 formed in the cathode line 2 of the 1st insulating layer 3, and the temperature of this portion rises in an instant. For this reason, it anneals locally the 1st insulating layer 3 by which laser was irradiated, and the resistance of the portion which it annealed falls.

[0040] Thus, as shown in drawing 7, let only the portion located in the hole 9 formed in the cathode line 2 of the 1st insulating layer 3 be the resistance field 4. In this case, as a photo mask, the bore section is prepared only in the portion corresponding to the hole 9 formed in the cathode line 2. Since it does not anneal by this the portion of the 1st insulating layer 3 currently formed between the cathode lines 2, it is necessary to cease to separate the 1st insulating layer 3 between the cathode lines 2 as mentioned above. Therefore, according to this method, let the level differences of the front face of a field emission cathode element be few [the thickness of a cathode line] level differences. [0041] As mentioned above, although the field emission cathode element of this invention was explained So that the resistance of a resistance field can be equalized also by annealing performed for every substrate in the field emission cathode element shown in drawing 1, drawing 4, and drawing 7 The insulating layer for monitors is formed in the periphery of a substrate simultaneously with the morphosis of the 1st insulating layer. If annealing is ended detecting the resistance is obtained insulating layer for these monitors when annealing is performed and desired resistance is obtained

from the insulating layer for monitors, the field emission cathode element which has the resistance field of the equalized resistance can be manufactured.

[0042] Moreover, it is common to close and use for a vacuum housing etc. the field emission cathode element shown in drawing 1, drawing 4, and drawing 7, and if the anode with which the fluorescent substance which carries out the uptake of the electron emitted by being isolated on the gate further was applied is prepared, it can consider as the display using the field emission cathode element.

[0043]

[Effect of the Invention] A local resistance field can be formed between a cathode and an emitter, without carrying out patterning of the insulating layer which forms a resistance field with high precision, since the FEC element of this invention was constituted as mentioned above, and the portion of a request of an insulating layer is annealed, for example with laser and it can resistance-ize. Moreover, since highly precise patterning of an insulating layer is not performed, the level difference of the front face of a FEC element can be made only into few [the thickness of a cathode line] level differences. Furthermore, the resistance of a resistive layer is correctly controllable from the grade of annealing to arbitrary resistance.

[Translation done.]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-73800

(43)公開日 平成7年(1995) 3月17日

技術表示簡所		ΡI	庁内整理番号	識別記号	(51) Int.CL.6	(51
Desire desired and the				Z	H 0 1 J 1/30	J
				Α.	31/15	

審査請求 未請求 請求項の数7 PD (全 10 頁)

(21)出願番号

转顧平5…209106

(32)出願日

平成5年(1993)11月5日

(31) 優先權主張番号 特額平5-177562

(32)優先日

平5(1993)6月25日

(33)優先權主張國

日本 (JP)

(71)出額人 00020(814

双葉電子工業株式会社

千葉県茂原市大芝629

(72)発明者 伊藤 茂生

千葉縣茂原市大芝629 双蒙電子工業株式

会社内

(72) 発明者 大津 和住

千葉県茂原市大芝829 双葉電子工業株式

会社内

(72)発明者 渡辺 銀男

千葉県茂原市人芝629 双葉電子。上架株式

会社内


(74)代理人 介理士 脇 篤夫 (外1名)

(54) 【発明の名称】 電界放出カソード楽子

(37) 【髮約】

【目的】 本発明はFEC業子の表面の段差を大きくす ることなくエミッタとカソードとの間に局部的な抵抗を 備えるFEC素子を提供すること。

【構成】 本発明のFEC素子は、基板1 Fに不純物を ドープした高抵抗値を有するアモルファスシリコンの第 1の鉛縁層3を形成し、この第1の絶縁層3のうちエミ ッタ7の形成される部分のみを、レーザによりアニール することにより第1絶縁層3の低抵抗化を局部的に行う ようにする。これにより、抵抗領域4を形成する第1絶 **穀料3をバターニングすることなく抵抗領域イをエミッ** タ子の形成される部分のみに形成することが出来るた め、FBC素子の表面の段差をカソードライン2の原さ の僅かな段繁だけにすることが出来る。



7

【特許請求の範囲】

【繍求項1】基収上に形成された複数本のストライプ状のカソードと、

該カソードが形成された上配装板表面の全面に形成された第1の絶線層と、

該第1の絶縁層の上に第2の絶縁層を介して形成された ゲートと

該ゲートと上記第2の組録層に設けられた多数の関口部内であって、かつ、上記カソードの上の第1の絶録層上にそれぞれ形成された複数のコーン状のエミッタからな 10 るエミッタアレイとを備える電界放出カソード素子において、

上紀第1の絶縁層の、上記エミッタアレイが形成されている上記カソード上の部分のみ抵抗化されていることを 特徴とする電界放出カソード条子。

(請求項2) 基板上に形成された複数本のストライプ状のカソードと、

該カソードが形成された上記基板表面の全面に形成され た第1の絶縁層と、

該第1の絶縁層の主に第2の絶縁層を介して形成された。20 ゲートと、

該ゲートと上記第2の絶縁層に設けられた多数の閉口部内であって、かつ、上記カソード題の第1の絶縁層上にそれぞれ形成された複数のコーン状のエミッタからなるエミッタアレイとを備える電界放出カソード素子において、

上記第1の絶縁層の、上記エミッタアレイが形成されている部分のみ抵抗化されていることを特徴とする電界放出カソード案子。

【請求項3】 近光性の基板上に形成され、ゲートと交流 30 する部分に複数の孔が設けられている複数本のストライプ状のカソードと、

上記基板表面の少なくともカソード上に形成された第1 の絶縁層と、

該第1の絶縁層の上に第2の絶縁層を介して形成された 上記ゲートと、

弦ゲートと上記第2の絶縁層に設けられた多数の関口部内であって、かつ、上記カソードに形成された上記孔内の第1の絶縁層上にそれぞれ形成された複数のコーン状のエミッタからなるエミッタアレイとを備える電界放出 のカソード素子において、

上記第1の絶縁層の、上記エミッタアレイが形成されている上記カソードに形成された上記孔内の部分のみが抵抗化されていることを特徴とする電界放出カソード楽子。

【商求項4】上記第1の総縁層を形成した後に、上記第1の絶縁層の上からフォトマスクを介してレーザまたはランプ等の光線を照射することにより、上記第1の絶縁 滑を抵抗化することを特徴とする請求項1あるいは3に記載の電界放出カソード素子。 【請求項5】上配力ソードの導体をフォトマスクとして基板の裏側からレーザまたはランプ等の光線を限別することにより、上配第1の路線層を抵抗化することを特徴とする請求項2あるいは3記載の電界放出力ソード案子。

【請求項6】上記第1の絶縁層が不動物のドープされた アモルファスシリコンあるいはポリシリコンの膜からなることを特徴とする請求項1ないし5のいずれかに配載の電界放出カソード業子。

7 【請求項7】上記抵抗化された抵抗領域の抵抗率を1× 10: ~1×10° Qcmとすることを特徴とする請求 項1ないし6のいずれかに記載の電界放出カソード表 で。

【発明の詳細な説明】

100013

【産業上の利用分野】本発明は冷陰値として知られている電界放出カソード素子に関するものであり、特に表示 装置のカソードに適用して好適なものである。

[0002]

【従来の技術】金属または半導体表面の印加電界を10 「V/m」程度にするとトンネル効果により、電子が 障壁を通過して常温でも真空中に電子放出が行われる。これを電界放出 (Field Emission) と云い、このような 原理で電子を放出するカソードを電界放出カソード (Field Emission Cathode) と呼んでいる。近年、半導体微細加工技術を駆使して、ミクロンサイズの電界放出カソードからなる面放出型の電界放出カソード素子を作成することが可能となっており、電界放出カソード素子は低光表示装置。CRT、電子限微鏡や電子ビーム装置に用いられようとしている。

【0003】図11に、その一例であるエミッタとカソード間に抵抗層を有するスピント(Spindt)型と呼ばれる電界放出カソード(以下、FECと記す)素子の斜視図を示す。この図において、基板71上にカソード72が形成されており、カソード72の上には抵抗層73が形成されている。そして、この抵抗層73上にコーン状のエミッタ76が形成されている。さらに、カソード72上に絶縁層74を介してゲート75が設けられており、ゲート75の丸い側口部の中に設けられたコーン状のエミッタ76の先續部分がゲートに開けられた開口部から臨んでいる。

【0004】このエミッタ76簡のビッチは10ミクロン以下とすることが出来、このようなエミッタを数万ないし数10万個を1枚の基板71上に設けることが出来る。このFEC本子においては、ゲート・カソード間の距離をサブミクロンとすることが出来るため、ゲート・カソード間に僅か数10ポルトの電圧Vatを印加することによりエミッタ76から電子を放出することが出来る。このようにして、エミッタ76から放出された電子50 は、ゲート76上に離隔して正電圧V。の印加されたア

ノード77により捕棄することが出来る。また、アノー ド77に蛍光体を設けておくとFRC寮子を用いた表示 装置を構成することが出来る。

【0005】ところで、エミッタ76の下に抵抗層73 を設ける理由は次の通りである。一般的なFECにおい てはコーン状のエミッタの先端とゲートとの距離がサブ ミクロンという極めて短い距離とされていると共に、数 万國のエミッタが一枚の基板上に設けられるため、製造 の過程において魔埃等によりエミッタとゲートとが短絡 とのひとつでも短絡していると、カソードとゲートとが 短絡したことになるため、すべてのエミッタに電圧が印 加されなくなり動作不能のFEC素子となってしまって

【0006】また、FBCの初期の動作時に局部的な説 ガスが生じ、このガスによりエミッタとゲートあるいは アノード問が放電を起こすことがあり、このため大電流 がカソードに流れてカソードが破壊されることがあっ た。さらに、多数のエミックのうち電子の放出しやすい エミッタから集中して電子が放出されやすいため、その 30 エミッタに電流が集中することになり、画面上に異常に 明るいスポットが発生することもあった。これらの動作 上の欠点を防止するために、従来は、上記ゲートとエミ ッタとの間に抵抗層73を設けるようにしているのであ ۵.

【0007】すなわち、図】1に示すように、抵抗層? 3によりカソード72の電流が抑制されるため、カソー ド72が破壊されることがない。また、あるエミッタに 南流が集中した場合はそのエミッタに設けられた抵抗層 上昇し、そのゲート・カソード側の電圧が下降するよう になる。そのため、エミッタ電流が低下しエミッタ電流 の集中を防止することができるようになる。したがっ て、抵抗層で3を設けることにより、FEC素子の製造 上の非智力が向上したり、安定な動作を行わせたりする ことができるようになる。

【0008】しかしながら、図11に示すFEC業子で は抵抗層を基板全面に設けているため、エミッタ間を分 離独立して動作させることが困難となり、クロストーク 用いた表示装置においては、爛れ発光又はリーク電流と して現れるようになる。このようなクロストークを防止 するためには、個素毎にエミックを分離独立して動作で きるようにすることが必要となる。

【0009】そこで、カソードをストライプ状として複 数に分離し、その上にエミックを設けるFEC案子が提 案されており、このようなPEC素子を図し2に示す。 この圏において、ガラス等の基板81の上にストライプ 状のカソードライン82が複数本形成されている。この

層83が蒸着され、この抵抗層83をエッチングするこ とによりカソードライン82上にのみ抵抗層83を形成 している。

【0010】さらに、抵抗層83の上から基板81上に 絶縁闘84を蒸着し、その上にゲートライン85を蒸着 している。そして、ゲードライン85と絶縁層84に殺 けた関目部内にエミッタ86を形成することにより、こ のエミッタ86を抵抗層83上に形成するようにしてい る。上記ゲートライン85ちストライプ状に形成されて してしまうことがある。このように、ゲートとエミッタ 10 おり、カソードライン82とゲートライン85とで各箇 条に対応する複数のエミッタ8分によるアレイを定要す ることが出来るようにされている。

> 【0.0.1.1】なお、絶縁層8.4は二酸化シリコン (S.1 〇:)が一般に用いられており、抵抗層83の材料とし THS nO2 , In2 O1 , Fe2 O2 , ZnO, FE ルファスシリコン等が用いられている。さらに、カソー ドとゲートの導体材料としてはTi, Cr. Nb. M o。W等が、エミッタの材料としてはMoを用いるのが 一般的である。

【0012】図12に示すFEC素子を用いた表示装置 の例を図13に示す。この図において、ガラス等の基板 81の上にカソードライン82及びその上に抵抗層83 が形成され、このカソードライン82に直交するように ゲートライン85が形成されている。また、ゲートライ ン85とカソードライン8々とが交差する部分に複数の エミッタ86からなるアレイが形成されている。 このエ ミッタ86のアレイは闘素に対応している。なお、この 図においては絶縁層84は図示されていないが、抵抗層 83の上にゲートライン85と絶縁するよう形成されて 73の電圧降下が大きくなるため、そのエミッタ電位が 30 いる。また、91は複数のカソードライン82を順次駅 勤するカソード駆動向路、9-2は複数のゲートラインを 駆動するゲート駆動回路、93は蛍光体の設けられたア ノード87を駆動する駆動回路である。

【0013】図13に示す表示装置において、例えばカ ソードライン82の1本がカソード駆動回路91により 厭動されており、この時ゲートライン85に画像データ が印加されていると、この画像データにより制御された。 1本のカソードライン上の個像がアノード87に表示さ れる。従って、カソードライン82を順次駆動すると共 を発生しやすくなる。このクロストークはFEC素子を 40 にゲートライン8.5 に関次回像データを印加するように すると、アノード87に画像を表示することが出来る。 [0014]

【発明が解決しようとする課題】ところで、図11に示 すFEC桌子においてはカソードを分離して複数本設け でも、抵抗層によりカソード間が接続されてしまうた め、カソード間のクロストークが生じる。 このクコスト 一クを防止するには抵抗層のパターニングを行う必要が あるが、抵抗層のパターニングを行って関12に示すよ うなPEC案子とすると、カソードライン82と抵抗層 カソードライン82が形成された基板81の上には抵抗 50 83とを足した厚さの段差がその表面に生じるため、F

EC某子の表面の段弦が大きなものとなってしまう。す ると、FEC素子を高電圧で動作させた場合、この段業 のエッジ部で絶縁破壊が起こりFEC案子が破壊される 恐れが生じると云う問題点があった。そこで、本発明は PEC素子の表面の段差を大きくすることなく抵抗層の パターニングを行ったのと同じ作用のFEC業子を提供 することを目的としている。

[0015]

【課題を解決するための手段】上記目的を達成するため に、本発明のFDC兼子は不純物をドープレた高抵抗値 10 を有するアモルファスシリコンの絶縁層を抵抗層に替え て形成し、この絶縁層のうちエミッタの形成される部分 のみを、例えばレーザによりアニールすることにより絶 疑層の低低抗化を局部的に行うようにしたものである。

[0016]

[作用] 本発明によれば、抵抗層を形成する絶縁層をバ ターニングすることなく抵抗閥をエミッタの形成される 部分のみに形成することが出来るため、FECの表面の 段差をカソードラインの呼さの僅かな段差だけにするこ とが出来る。さらに、アニールの程度により抵抗層の抵 20 抗値を任意の抵抗値に正確に制御することが出来る。

100171

【実施例】本発明の第1実施例の電界放出カソード素子 の断面圏を図1に示す。この図において、ガラス等の基 仮1の上にストライプ状のカソードライン2を蒸着によ り形成し、このカソードライン2が形成された基板1の 上に第1絶縁層3が形成されている。この第1絶縁層3 は不純物がドープされたアモルファスシリコンあるいは ポリシリコンの酸からなり、カソードライン2の上に形 により低抵抗化されて抵抗領域4を形成している。

[0018] さらに、この第1の絶縁層3の上に第2種 緑母5及びゲートライン6を形成し、第2類縁層5及び ゲートライン6に作成された多数の関口部の中にはそれ ぞれコーン状のエミッタ7が形成されている。なお、上 記聞口部は抵抗領域4の上にのみ設けられるため、エミ ッタ子も抵抗領域で上にのみ形成される。この電界放出 カソード素子によれば、第1 絶縁層 3 のカソードライン 2の上の部分だけが局部的な抵抗傾域 4 とされているた め、後述するように第1絶縁層3をパターニングするこ 40 となく抵抗領域イを形成することができる。このため、 図示するように電界放出カソード素子の表面の設売をほ ばカソードライン2の厚さだけとすることができる。

[0019] 図1に示す電界放出カソード素子の上面図 を図2に示す。この図において、点線で示すカソードラ イン2と実線で示すゲートライン6とはマトリクス状に 形成されており、マトリクスの交差部には複数のエミッ タ?からなるアレイが形成されている。このカソードラ イン2とゲートライン6は上紀図13で説明したような カソード駆動団路及びゲート駆動回路によりそれぞれ駆 50 た基板1の上に第1絶縁層3が形成されている。この第

動される。

[0020] 次に、第1絶縁層3のカソードライン2の 上の部分のみをアニールして低抵抗化する手段を図3に 示す。この図において、基板1の上にストライプ状のカ ソードライン2を形成し、さらにその上から不純物をド ープした第1絶縁層3を形成する。この状態において、 第1組織閥3の上に図示するフォトマスク8を被せ、フ オトマスク8の上から例えばレーザを照射する。する と、フォトマスク8を通過したレーザは第1絶縁魔3の カソードライン2上の第1絶縁層3にのみ無射され、こ の部分の温度が瞬時に上昇する。このため、レーザの限 射された第1絶縁層3の部分がアニールされ、アニール された部分の抵抗値が低下する。

6

[0021] したがって、第1 絶縁間3 のカソードライ ン2の上の部分のみを関1に示すように抵抗領域4とす ることができる。なお、レーザとしては、XeC1二キ シマレーザ (波長2=308 nm) を用いるのが好適で ある。このときのレーザの服射時間は約9、1秒であ る。また、レーザに変えてランプを用いてアニールして も良い。さらに、第1 絶縁層 3 は、滅圧CVD法、ブラ ズマCVD法、スパッタ蒸着法、電子ピーム蒸着法、抵 抗胆熱素者法により形成されたアモルファスシリコンあ るいはポリンリコンの膜により構成すればよい。この場 合、一般に使用されているスパッタ蔟着法またはプラズ マCVD法で形成されたアモルファスシリコン膜の抵抗 値は約1·0′~1.0 □Ωcmであるため、この抵抗値の 高いアモルファスシリコン膜を絶縁層として用いること ができるのである。

【0022】そして、このような絶縁層にドープする不 成した第1組練層3の部分は、後述するようにアニール 30 純物の材料としては、P, Bi, Ga, In, T1等を 用いることが出来、このような不純物のドープされた絶 縁層をレーザによりアニールすると、低抵抗化されたア モルファスシリコンあるいはポリシリコンの膜とするこ とが出来る。この場合、レーザ取射条件により絶縁層の 抵抗債を10°~10°Qcmの任意の抵抗値に調節す ることができる。このため、アニールされた絶縁層の部 分表所望の抵抗値を有する抵抗として使用することがで きるのである。

> 【0023】また、カソードライン2の材料としては、 レーザが照射されて高温となっても材質の変化しないN b、Ta. W等の高融点材料を使用するようにする。な お、第2絶線層5としては、一般にSIO。 をスパッタ する等により形成されるが、SiO、SiN等の透光性 の材料により第2絶縁器5を形成すれば、第2絶縁器5 の形成後にレーザを照射することも出来る。

【0024】次に、本発明の第2の電界放出カソード素 了の実施例を関4に示す。この頃において、ガラス等の 透光性の基板上の上にストライプ状のカソードライン2 を蒸着により形成し、このカソードライン 2 が形成され

1 絶縁層 3 は不純物がドープされたアモルファスシリコ ンあるいはポリシリコンの膜からなり、カソードライン 2の上以外に形成された第1絶縁層の部分は後述するよ うにアニールにより低抵抗化されて抵抗額減イを形成し

[0025] さらに、この第1の絶縁層3の上に第2絶 縁属 5 及びゲートライン 6 を形成し、第 2 絶縁層 5 及び ゲートライン 6 に作成された多数の別口部の中にはそれ ぞれコーン状のエミッタ?が形成されている。なお、上 記閉口部は抵抗領域4にのみ設けられるため、エミッタ 10 7も抵抗領域4上にのみ形成される。この電界放出カソ ード素子によれば、第1絶縁層3のカソードライン2の 間の部分だけが抵抗領域4とされているため、後述する ように第1絶縁暦3をパターニングすることなく局部的 な抵抗領域4を形成することができる。このため、図示 するように電界放出力ソード素子の表面の段差をほぼカ ソードライン2の厚さだけとすることができる。

【0026】図4に示す電界放出カソード業子の上面図 を図るに示す。この図において、京線で示すカソードラ 形成されており、マトリクスの交差部には複数のエミッ タ7からなるアレイが形成されている。このカソードラ イン2とゲートライン6は上記図13で説明したような カソード駆動同路及びゲート駆動団路によりそれぞれ駆 動される。

【0027】次に、第1 総縁層3 のカソードライン2 の 間の部分のみをアニールして低抵抗化する手段を図るに 示す。この図において、幕板1の上にストライプ状のカ ソードライン2を形成し、さらにその上から不純物をド ープした第1紛縁層3を形成する。この状態において、 カソードライン2をフォトマスクとして基板1。の下から 第1絶縁層3に、例えばレーザを照射する。すると、カ ソードライン2の間の部分を通過したレーザが第1絶縁 層3に照射され、照射された部分の温度が瞬時に上昇す る。ここで、カソードライン 2 間の分離が必要な部分に は、あらかじめストライプ状のマスク層を形成するよう にしてカソードライン間の絶縁をとるようにする。

【0028】このため、レーザの照射された第1絶縁層 3の部分がアニールされ、アニールされた絶縁層3の部 の上以外の第1絶縁層3の部分のみを図えに示すように 抵抗領域4とすることができる。 なお、レーザはXcC 1エキシマレーザ (被長入一3.08 nm) を用いるのが 好道である。このときのレーザの照射時間は約0. 1秒 である。また、シーザにに変えてランプを用いてアニー ルしても良い、さらに、第1絶縁層3は、滅圧CVD 法。プラズマCVD法、スパッタ蒸着法、電子ピーム蒸 着法、抵抗加熱蒸着法により形成されたアモルファスシ リコンあるいはポリシリコンの膜により構成されてい ŏ.

【0029】ところで、一般に使用されるスパッタ蒸着 法またはプラズマCVD法の手投で形成されたアモルフ アスシリコンの膜の抵抗値は約10°~10°Ω cmで あり、この膜は抵抗値が高いために絶縁層として用いる ことができる。そして、このような絶縁層にドープする 不輔悔の材料としては、P. Bit. Ga. En. Til等 を用いることが出来、不純物のドープされた絶縁層をレ ーザによりアニールすると、レーザ限射条件によるが絶 緑層の抵抗値を10:~10°Ωcmの抵抗値に調節す ることができる。このため、アニールされた絶縁層の部 分を所寵の抵抗値を有する抵抗として使用することがで きるのである。

【0030】また、カソードライン2の材料としては、 レーザが照射されて高温となっても材質の変化しないN b. Ta. W等の高融点材料を使用するようにする。と ころで、図6に示す電界放出カソード素子においては、 カソードライン2の間を抵抗として用いるようにしたの で、カソードライン2からエミッタ7までの抵抗領域4 の距離を長くすることができる。このため、容易に大き イン 2 と実線で示すゲートライン 6 とはマトリクス状に 20 な抵抗値を得ることができると共に、抵抗値の調整も容 製に行うことができるようになる。

【0.031】本発明の第3実施例の電界放出カソード素 子の断面図を図7に示す。この図において、ガラス等の 選光性の基板 1 の上にコーン状のエミッタ 7 が形成され る部分を取り囲む形で、例えば矩形の孔りを設けたスト ライブ状のガソードライン2を蓋着およびパターニング により形成し、このカソードライン2の上部にカソード ライン2間の分離を行った第1絶縁層3が形成されてい る。この第1絶縁層3は不純物がドープされたアモルブ 30 アスシリコンあるいはポリシリコンの膜からなり、カソ ードライン2の孔9内に形成された第1絶縁勝3の部分 は、後述するようにアニールにより低抵抗化されて抵抗 節域 1 を形成している。

【0032】さらに、この第1の絶縁層3の上に第2絶 稼暦5及びゲートライン6を形成し、第2絶縁層5及び ゲートライン6に作成された多数の関口部の中にはそれ ぞれコーン状のエミッタ?が形成されている。なお、上 起閉口部は抵抗極減1の上にのみ設けられるため、エミ ッタ7 も抵抗領域4 上にのみ形成される。この電界放出 分の抵抗値が低下する。したがって、カソードライン 2 40 カソード第子によれば、第1絶縁層 3 のカソードライン 2 に隣接する孔 9 内に位置する部分だけが局部的な抵抗 領域 4 とされているため、後述するように第 1 絶縁層 3 を高精細にパターニングすることなく局部的な抵抗領域 4 を形成することができる。また、関示するように電界 放出カソード素子の表面の段差をほぼカソードライン2 の厚さだけとすることができる。

【0 0 3 3】 図7 に示す電界放出カソード案子のストラ イブ状のカソードライン2の構成を図8に示す。この図 に示すように、カソードライン2と一点鏡原で示すゲー 50 トライン6とがマトリクス状に形成されるが、カソード

ライン2とゲートライン6とが交流する部分において、 カソードライン2には複数の孔9がパターニングにより 形成される。この孔9は、例えば図示するように矩形状 の形状とされており、このカソードライン2が透光性の 基板1に直接蒸着等により形成されていることから、基 板上の下から光を照射すると、この光はカソードライン 2に形成された孔9を通って上方へ照射されるようにな る。すなわち、孔9は透光部として作用する。

【0034】次に、図9に図?に示す電界放出カソード 素子の上面図を示す。この図において、点線で示すカソール ードライン2と実験で示すゲートライン6とは、前配の 通りマトリクス状に形成されており、マトリクスの交差 部の抵抗領域4上には複数のエミッタでからなるアレイ が形成されている。このカソードライン3とゲートライ ン 6 は前配図1.3 で説明したようなカソード駆動回路及 びゲート駆動回路によりそれぞれ駆動される。

【0035】次に、カソードライン2に形成した孔9内 に位置する第1絶縁層3の部分のみをアニールして低抵 抗化する手段を図10に示す。この圏において、基板1 の上にストライプ状のカソードライン2を形成し、パター20 ーニングを行うことによりカソードライン2に複数の孔 9を形成する。さらに、その上から不純物をドープした 第1絶縁層3を形成する。この状態において、カソード ライン2をフォトマスクとして基板1の下から第1組繰 圈 3 に、例えばレーザを脳射する。すると、カソードラ イン2に形成された孔9を適遇したレーザが、前記孔9 に位置する第1絶縁層3に照射され、照射された部分の 温度が瞬時に上昇する。このため、レーザの照射された 前配第1枪縁層3の部分がアニールされ、アニールされ た部分の抵抗値が低下する。なお、この場合カソードラ 80 イン2間の分離が必要な部分には、医示するように予め 第1絶縁層3をストライプ状に形成して、カソードライ ン2朝の絶縁をとるようにすればよい。

【0036】したがって、第1絶縁解3のカソードライ ン2に形成した孔9内に位置する部分のみを、図2に示 すように抵抗領域もとすることができる。なお、レーザ としては、XeClエキシマレーザ(彼長入=308n m) を用いるのが好適である。このときのレーザの服射 時間は約0.10である。また、レーザに変えてランプ を用いてアニールしても良い。さらに、第1箱録層3 は、減圧CVD法、プラズマCVD法、スパッタ蒸着 法、電子ビーム滋着法、抵抗加熱蒸着法により形成され たアモルファスシリコンあるいはポリシリコンの際によ り構成されている。ところで、一般に使用されるスパッ 夕蒸着法またはプラズマCVD法で形成されたアモルフ ァスシリコン漠の抵抗値は約10%~101°Qcmであ り、この酸は抵抗値が高いために絶縁層として用いるこ とができる。

【0037】そして、このような絶縁層にドープする不

用いることが用来、不純物のドープされた絶縁層をレー ザによりアニールすると、レーザ照射条件によるが絶縁 層の抵抗値を1:0°~1:0°Ωcmの任意の抵抗値に嗣 節することができる。このため、アニールされた路線層 の部分を所望の抵抗値を有する抵抗として使用すること ができるのである。また、カソードライン2の材料とし ては、レーザが照射されて高温となっても材質の変化し ないNb、Ta、W等の高融点材料を使用するようにす

16

【0038】ところで、図7に示す業界放出カソード素 子においては、カソードライン2に形成した孔9内の第 1.絶縁層3を抵抗領域4としたため、19の枠部からエ ミック?までの抵抗領域4の距離を長くすることができ る。このため、容易に大きな抵抗値を得ることができる と共に、抵抗債の調整も容易に行うことができるように なる。また、カワードライン2とゲートライン6とを精 密に位置合わせずることにより、各エミッタ7の底部毎 け抵抗領域4を形成することもできる。

【6039】なお、前記第3実施例の簡異放出カソード 素子において、次のようにしてカソードライン2に形成 した孔9内に位置する第1絶縁層3の部分のみをアニー ルして低低抗化してもよい。まず、ストライプ状のカソ ードライン2に複数の孔9を形成した後、基板1の上全 面に第1絶縁闘3を形成する。この状態において、第1 絶縁層3の上に図3に示すようにフォトマスクを続せ、 フォトマスクの上から例えばレーザを照射する。する と、フォトマスクを通過したレーザは第1絶縁層3のカ ソードライン2に形成した孔9に位置する部分にのみ隠 射され、この部分の温度が瞬時に上昇する。このため、 レーザの照射された第1箱録刷3が局部的にアニールさ れ、アニールされた部分の抵抗値が低下する。

【0040】このようにして、第1絶縁層3のカソード ライン2に形成した孔9に位置する部分のみを図りに示 すように抵抗領域へとすることができる。この場合、フ ォトマスクとしては、カソードライン2に形成した孔9 に対応する部分にだけ透孔部を設けるようにする。これ により、カソードライン2間に形成されている第1絶縁 層3の部分はアニールされることがないため、前記のよ うにカソードライン2間の第1絶縁層3を分離しなくて もよいようになる。従って、この方法によれば、電界放 出カソード素子の表面の段葉をカソードラインの厚さだ けのわずかな段差とすることができる。

【0041】以上、本処明の電界放出カソード案子を説 明したが、関1、数4および図?に示す電界放出カソー ド素子において、基板毎に行われるアニールによっても 抵抗領域の抵抗値を均一化することが出来るように、基 板の周辺部に第1の絶縁層の形成過程と同時にモニタ用 の絶縁層を形成し、このモニタ用の絶縁層の抵抗値を検 出しながらアニールを行い、所領の抵抗値がモニタ用の 純物の材料としては、P、Bi、Ga、In、TI等を 50 絶縁層から得られたときにアニールを終了するようにす

II

れば、均一化された抵抗値の抵抗領域を有する輸界放出 カソード素子を製造することが出来る。

【9042】また、図1、図4及び図7に示した電界放出カソードネ子を真容容器等に対止して用いるのが一般的であり、さらに、ゲートの上に離隔して放出された電子を捕集する蛍光体の鑑布されたアノードを設けておけば、電界放出カソード素子を用いた表示装置とすることが出来る。

(00431

【発明の効果】本発明のFEC案子は以上のように構成 10 る。 したので、例えばレーザにより絶縁層の所領の部分をアニールして抵抗化することが出来るため、抵抗領域を形成する追縁層を高精度にパターニングすることなくカソードとエミッタとの間に局部的な抵抗領域を形成することが出来る。また、絶縁層の高精度のパターニングを行わないためFEC案子の表面の段差をカソードラインの でこの僅かな段差だけにすることが出来る。さらに、アニールの程度より抵抗層の抵抗値を任意の抵抗値に正確に制却することが出来る。

【図面の簡単な説明】

【図1】本発明の電界放出カソード案子の第1 実施例の 断面図である。

【図2】本発明の電界放出カソード素子の第1実施例の 上面図である。

【図3】第1実施例において、部分的にアニールする手段を示す也である。

【図4】本発明の電界放出カソード素子の第2 実施例の 断面図である。

【図5】本発明の電界放出カソード素子の第2実施例の 上面図である。

【図 6】第2実施例において、部分的にアニールする手段を示す図である。

12 【図7】本発明の電界放出カソード素子の第3実施例の 断面図である。

【図8】本発明の電界放出カソード業子の第3実施例の カソードラインの構成を示す図である。

【図9】本発明の電界放出カソード案子の第3実施例の 上面図である。

【図10】第3実施例において、部分的にアニールする 予段を示す図である。

【図11】従来の電界放出カソード素子の斜視図である。


【図12】 他の従来の電界放出カソードの原面図である。

【図13】従来の電界放出カソードを用いた表示装置の斜視図である。


【符号の説明】

- 1,71,81 基板
- 2,82 カソードライン
- 3 第1 絶縁層
- 1 抵抗領域
- 20 5 第2翰縣層
 - 6,85 ゲートライン
 - 7. 76, 86 エミッタ
 - 8 フォトマスク
 - 9 孔
 - 72 カソード
 - 73,83 抵抗圈
 - 74,84 絶縁層
 - 75 ゲート
- 77.87 71-8
- 30 91 カソード駆動回路
 - 92 ゲート駆動回路
 - 93 アノード駆動回路


[図1]





[图12]




[2]3]














This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.